晶體的厚度決定了頻率。對于0.001"(0.0254mm)厚的AT切割晶體，大約是63MHz基模諧振器。如果厚度加倍，則諧振頻率將為0.5*63MHz或31.5MHz。

8MHz晶體的厚度為0.0078"(0.200mm)。4MHz晶體的厚度為0.0157"(0.400mm)。

遇到兩個限制特定尺寸封裝的最低頻率的條件：

1)簡單的條件，較新的薄型陶瓷LCC封裝將不接受較厚的晶體。根據封裝的不同，頻率下限范圍從8MHz到12MHz甚至更低。

2)請記住，石英晶體是一種振動機械裝置。對于最佳設計，那些具有較低ESR(CI)和無擾動（導致頻率跳躍的不希望的振動模式）的設計，振動區域旨在位于晶體的中心區域。

當晶體頻率較低且晶體較厚時，振動區域與邊緣的機械耦合程度更高。在這種情況下，擾動（不需要的共振）變得難以控制，幾乎不可能控制。解決方法是對水晶進行斜切或輪廓處理（使水晶看起來更像放大鏡凹形）。邊緣的這種變薄將振動區域限制在晶體中心并允許控制擾動。

不幸的是，限制振動區域會顯著增加ESR。例如在12MHz：

SM13T5x7mm晶體ESR最大值為50歐姆

SM11T3.2x5mm晶體ESR最大值為80歐姆

對于這個例子，低于12MHz的SM11T是不實用的，因為ESR變得非常大。

5VCMOS時鐘振蕩器的可用性正在下降。這是使用現成的3.3V時鐘振蕩器的解決方案。

Pletronics晶振SM33xxT、SM44xxT、SM55xxT、SM77xxH和SM77xxD系列3.3V振蕩器可與該電路配合使用，以滿足對5.0V時鐘石英晶體振蕩器的需求。產生的信號特性將等于或優于舊的5V時鐘振蕩器。

Pletronics Inc.致力于按時提供最高質量的設備以滿足客戶的要求。在過去的一年中，市場狀況導致陶瓷封裝供應商的交貨時間增加。為了繼續響應我們客戶的需求，Pletronics Inc.希望在Pletronics產品系列中增加一種陶瓷封裝類型。

當前的陶瓷封裝和提議的添加都由同一家公司制造。制造地點、組裝材料、鍍層厚度和成分保持不變。更改主要涉及封裝中走線的位置和布線。

加載

此參數適用于負載或并聯諧振振蕩器電路中使用的晶體。Cload是在頻率校準期間使用的電容值，以pf為單位。例如18PF

ESR（等效串聯電阻）：

該電阻代表晶體在其諧振頻率下的等效阻抗，以歐姆為單位。例如最大50歐姆

泛音：

晶體在其基頻和高于基頻的奇次諧波處具有尖銳的諧振峰。設計用于這些諧波之一的晶體稱為泛音晶體。在更高的振蕩器頻率下，泛音設計通過使用更厚且更容易制造的晶體元件來降低成本。

今天使用的大多數晶體是基本的或第三泛音。例如基金

校準公差：

這是25°C時與標稱頻率的最大偏差。校準容差以百萬分率(ppm)為單位指定。例如±30ppm

穩定：穩定性是在以25°C為參考的指定工作溫度范圍內晶體頻率的最大偏差。與校準容差一樣，穩定性以ppm為單位指定。校準容差和穩定性的綜合影響在工作溫度范圍內是相加的。例如±50ppm